

(11) Publication number:

03280437 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 02078905

(51) Intl. Cl.: H01L 21/338 H01L 21/331 H01L 29/165

H01L 29/73 H01L 29/812

(22) Application date: 29.03.90

(30) Priority:

(43) Date of application

publication:

11.12.91

(84) Designated contracting states:

(71) Applicant: TOSHIBA CORP

(72) Inventor: NAKAGAWA AKIO

(74) Representative:


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57) Abstract:

PURPOSE: To contrive an increase in the performance of a semiconductor device utilizing a heterojunction structure by a method wherein a channel region under a gate insulating film is constituted of an SiGe layer.

CONSTITUTION: The p+ source and drain diffused layers 6 and 7, which are isolated from each other, are formed in an n-type Si substrate 1 and a gate electrode 5 is formed on the substrate surface between the layers 6 and 7 via a gate insulating film 4. The film 4 is a thermal oxide film and the electrode 5 is a polycrystalline silicon film. An SiGe layer 2 is formed at a part, which is used as a channel region, under the film 4 by an ion implantation of Ge. A thin Si layer 3 is left on the layer 2. The layer 2 if formed in such a way that both ends intrude into the layers 6 and 7. As the layer 2 which is formed as the channel region if formed in the interior, which is positioned more inside than the interface between the film 4 and the substrate, of the substrate, a carrier mobility in the channel region is increased by a principle identical with that of an HEMT and highperformance field-effect element characteristics are obtained. As the Si substrate is used, a thin gate insulating film consisting of an oxide film of good quality can be formed by a thermal oxidation and an element having a high gm is obtained.

COPYRIGHT: (C)1991,JPO&Japio



⑲日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 平3−280437

®Int. Cl.⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)12月11日

H 01 L 21/338 21/331 29/165 29/73 29/812

8225-4M

.

7735-4M H 01 L 29/80 8225-4M 29/72 В

審査請求 未請求 請求項の数 3 (全5頁)

ᡚ発明の名称 半導体装置およびその製造方法

②特 願 平2-78905

夫

阳

❷出 願 平2(1990)3月29日

@発明者 中川

, 2(1000) 0 , 120 E

研究所内

勿出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

神奈川県川崎市幸区小向東芝町1番地

何代 理 人 弁理士 鈴江 武彦

外3名

叫 如 客

1. 発明の名称

半導体装置およびその製造方法

2. 特許請求の範囲

(1) Si 基板に互いに離隔して形成されたソース、ドレイン拡散層と、これらソース、ドレイン 拡散層間の基板表面にゲート絶縁膜を介して形成 されたゲート性極とを有する半導体装置において、 前記ゲート絶縁膜下のチャネル領域が SI Ge 層 により構成されていることを特徴とする半導体装置。

(2) 前記SiGe届からなるチャネル領域が基 板表面より内部に形成されていることを特徴とす る請求項1 記載の半導体装置。

(3) 第1 専電型のコレクタ脳が形成されたSi 基板の表面部に第2 専電型のベース層および第1 専電型のエミッタ圏を有する半導体装置を製造する方法であって、前記ベース層をGe のイオン注入によりSi Ge 層とする工程を有することを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、ヘテロ接合構造を利用した半導体 数置とその製造方法に関する。

(従来の技術)

へテロ接合を利用した高速動作可能な相界効果型半男体来子として、HEMTが知られている。これは、GBAS/GBAS AS無を用いて、チャネル層となるアンドーブのGBAS層に二次元電子ガス状態を形成することにより、高速動作を実現したものである。すなわちGBAS系材料の高電子移動度という特性に加えて、アンドープのGBAS層をチャネルとすることにより更に電子移動皮を高くして、高速動作を可能としている。

しかしながらこの材料系では、SiのMOSFETにおけるような良質のゲート絶録膜が得られず、絶録ゲート構造とすることができない。このため十分に高い相互コンダクタンスgmを持つ衆子を得ることができない、という難点が

あった。

- (発明が解決しようとする課題)

以上のようにGaAs/GaAgAs系材料を用いた電界効果型素子は、絶縁ゲート構造とすることができないことが、更なる高性能化の障害になっていた。

本免明はこの様な点に鑑み、ヘテロ接合構造を 利用して高性能化を図った絶縁ゲート構造の半導 体装置を提供することを目的とする。

本発明はまた、ヘテロ接合構造を利用したバイポーラ型の半導体装置の製造方法を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、Si基板に互いに離隔して形成されたソース、ドレイン拡散層と、これらソース、ドレイン拡散層と、これらソース、ドレイン拡散層間の基板表面にゲート絶線膜を介して形成されたゲート電極とを有する半導体装置において、前記ゲート絶線膜下のチャネル領域がSiGe層により構成されていることを特徴とす

てSiGe層からなるベース層を形成することにより、簡単に高性能のヘテロ接合パイポーラ案子を得ることができる。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

る。

本発明はまた、第1 導電型のコレクタ層が形成された S i 基板の表面部に第2 導電型のベース層および第1 導電型のエミッタ層を有する半導体装置を製造する方法であって、前記ペース層を G e のイオン注入により S i G e 層とする工程を有することを特徴とする。

(作用)

また本発明の方法によれば、イオン注入によっ

近極8、9か形成されている。

このMOSFETの米子形成工程は、次の通り である。まず丛板1の東子形成領域にイオン注入 のバッファ届となる無酸化胺を形成してGeのイ オン注入を行い、基板表面から所定課さ位置にチ + ネル領域となるSiGe暦2を形成する。 G e のイオン注入量は、格子不整合を小さくするため に制限することが必要であり、例えばSIGeB 2の G e 漁皮が 1 0 %以下となるようにする。つ いで从設化版を除去し、改めて熱酸化により所定 **隊みのゲート絶縁膜4を形成し、この上に多結晶** シリコン膜を堆積してパターニングすることによ カゲート出板与を形成する。そしてゲート電板5 をマスクとしてイオン注入を行なって、ソース。 ドレイン拡散局も、7を形成する。その後図では 省略したが全面をCVD絶縁膜で買い、これにコ ンタクト孔を開けて、ソース。ドレイン電極8. 9を形成する。

このように形成されたMOSFETのゲート場
極5に負の電圧を印加すると、ゲート地線膜4下

のSINおよびSiGeB2は空乏化し、バンドギャップの狭いSiGeB2にはソース拡散B6から正孔が入り込んで、ここがチャネルとなる。このチャネル領域を走行する正孔は、その上にSiB3があるためにこれがバリアとなってゲート絶縁限4との衝突がない。このため高い移動度が得られ、その結果高速動作が可能になる。またゲート絶縁腹4にはSIの熱酸化により形成される良質の強い酸化膜を用いるから、高いg●が得られる。

またこの火施例においては、SIGe層2がソース、ドレイン拡散層6、7間を完全に誘切って 形成されているため、ソース拡散層6からチャネルへのキャリア注人には陣壁がない。これも衆子 特性を良好なものとしている。

この実施例において、SiGeB2は、ゲート 電極5からの電界の及ぶ範囲の设い領域に形成される事が必要である。これは、ゲート絶録膜4の 絶縁耐圧から決まる。ゲート絶録膜4内で許容される最大電界Emax を用いると、茲板1内での最

である。したがって第1図のMOSFETと同様に優れた案子特性が得られる。この実施例の場合、チャネル領域となるSiGe層2をアンドーブ層とすることができる。したがってチャネル領域のキャリア移動度をより高いものとして、一層優れた業子特性を得ることができる。また、SiGe層2上のSi層3は、p型に限らず「型であっても良い。どするに動作範囲のゲート電圧が印加された状態でSi層3が空乏化して、SiGe層2がチャネルとして機能すればよい。これは所削埋込みチャネルMOSFETの原理と同じである。

第3図は、SiGeM2がゲート 純緑酸4の 直下に形成された実施例である。SiGeM2のま面にも熱酸化によって 良質のゲート 純緑酸4を形成することができる。この実施例では、SiGeM2の上にSiBが残っていないため、先の各実施例に比べてより高い 利得が得られる。この実施例において、SiGeM2を走行するキャリアがゲート 純緑酸4と 衝突 しないように するためには、SiGeM2の下のSiとの界面にチャネルがで

大化界E」は、

となる。ここで、 E s 1 0 2 、 E s 1 はそれぞれ、ゲート 絶縁膜 (S i O 2) , S i の誘性中である。これから、ゲート 電極 5 に電圧を印加して空乏化できるチャージ量は、 E s 1 ・ E m となり、この量はおよそ 1 × 1 0 1 cm 2である。したがって、ゲート絶縁膜界面から S i G e 層 2 の中まで含めた範

四での不純物濃度の積分量が、1×10ººcm ⁻2以下となるように、佐板の不純物濃度とSiGe層

E m = (& sto2 / & st) E max

2 の深さを決めることが好ましい。 第 2 図~第 4 図は、本発明の他の実施例の p チャネルM O S F E T である。これらの実施例において第 1 図と対応する部分には第 1 図と同一符号

第 2 図 の 実 施 例 は、 チャ ネル 係 域 と な る S i G e 暦 2 をイオン 注入ではなく、 エピタキシャル 成長により 形成した ものである。 S l G e 暦 2 の上には 型に 薄く S l 暦 3 をエピタキシャル 成長させている。 構造的に は 第 1 図の 実施 例と 等 価

きるように設計することが必要である。

を付して詳細な説明は省略する。

第4図の実施例は、ソース、ドレイン拡散幅6.7の領域にもGeのイオン注入によってSIGe 層10.11を形成したものである。この様にSIGe 圏10.11内にソース、ドレイン拡散 圏6.7を形成すると、ソース、ドレイン接合でのリーク電流が小さくなる。また素子を散細化した時のドレイン近仍での高電界によるゲート絶録 膜へのホットキャリア注入という現象が抑制される。

以上では p チャネルMOSFETを説明したが、本発明は n チャネルMOSFETにも同様に適用することが可能である。またSiへのGeのイオン注入によってヘテロ接合を形成する技術は、バイポーラボ子にも適用できる。

第5 図はバイポーラ素子に適用した実施例を示す。 その 製造工程を説明すると、 p 型 S I 基板 3 1 に先ず、 n・ 型のコレクタ 埋込み B 3 2 を形成した後、コレクク B となる n・ 型 B 3 3 をエピタキシャル成長させる。次にポロンのイオン注入

特別平3-280437(4)

によって、益板に達するり 型素子分離層 3 9 お 上び、 p · 型外部ペース層37をそれぞれ形成し、 リンのイオン注入によって n * 型埋込み磨 3 2 に 連するn・型コレクタ取出し居38を形成する。 その後外部ペース勝37により囲まれた領域に、 Geとポロンの同時イオン注入によって、p些の S1Geからなる内部ペース勝34を形成する。 この内部ベース届34を形成する際のアニールは、 ポロンがSiGe層から外に拡散しないように、 低温でかつ十分ポロンが活性化される温度、例え は500~800℃で行う。 或いは高温でごく短 時間のアニールによってもよい。その後多結品シ リコン・エミッタ電極35を形成し、これからの 不純物拡散を利用してn型エミッタ層36を形成 する。最後にベース電極40およびコレクタ電極 41を形成して完成する。

こうしてこの火施例によれば、内部ベース領域へのGeのイオン注入を利用して、簡単にSI/SIGeへテロ接合を持つパイポーラトランジスタを得ることができる。

内部ベース層(S I G e 層)、 3 5 … 多結品シリコン・エミッタ電極、 3 6 … n 型エミッタ層、 3 7 … p・型外部ベース層、 3 8 … n・型コレクタ取出し層、 3 9 … p・型常子分離層、 4 0 … ベース電極、 4 1 … コレクタ電極。

出版人代理人 弁理士 鈴 江武 彦

(発明の効果)

以上述べたように本発明によれば、SI/ SIGeへテロ接合構造と絶縁ゲート構造を持つ 優れた特性の電界効果型素子を得ることができる。

また本允明によれば、 S 1 / S 1 G e へテロ接合を持つバイポーラ素子を G e のイオン注入を利用して簡単に形成することができる。


4. 図面の簡単な説明

第1図は水発明の一実施例のpチャネル MOSFETを示す図、


第2図~第4図は他の実施例のpチャネル MOSFETを示す図、

第5図はさらに他の実施例のパイポーラ案子を 示す図である。


1 … n 型 S i 基板、 2 … S i G e 層 (チャネル 領域)、 3 … S i 層、 4 … ゲート 絶縁膜、 5 … ゲート 電極、 6 、 7 … ソース、 ドレイン 拡散層、 8 . 9 … ソース、 ドレイン 電極、 1 0 . 1 1 … S i G e 層、 3 1 … p 型 S i 基板、 3 2 … n ・ 型 コレクタ埋込み層、 3 3 … n ・ 型 B 、 3 4 … p 型




第1図




第 2 図



第3図



第 4 図



第 5 図